《半導體》智原新DDR/LPDDR實體層IP方案 支援聯電22ULP與14nm製程
2025/07/23 09:25
【時報記者王逸芯台北報導】智原（3035）宣布推出可支援DDR與LPDDR第三至第五代的通用
實體層IP，適用於聯電（UMC）22ULP與14FFC FinFET製程。智原持續專注於提供優化的自有
IP解決方案，協助ASIC客戶提升開發效率、降低開發風險，並強化產品的成本競爭力。
智原的DDR/LPDDR實體層IP已廣泛應用於多項SoC設計專案中，並通過矽驗證與單晶片系統
整合驗證，具備高度穩定性與相容性，完全符合JEDEC標準，可確保與記憶體晶片之間的高速
資料傳輸，同時優化功耗表現。22ULP PHY支援低至0.8V的操作電壓，特別適合用於行動裝置
、5G與物聯網等對功耗高度敏感的應用；而14nm PHY則支援DDR5/LPDDR5，提供高達6400Mbp
s的傳輸速率，並內建參數調整機制、阻抗匹配校正與DFE等功能，以確保訊號品質與穩定性
。
智原營運長林世欽表示：「隨著SoC設計愈趨複雜，市場對高效能、低功耗記憶體解決方案
的需求持續攀升。智原提供涵蓋控制電路、實體層與子系統整合服務的完整DDR/LPDDR IP解
決方案，能協助客戶加快設計時程、降低開發風險，並以高品質且穩定可靠的記憶體子系統
，滿足先進應用的設計需求。」
