《科技》新思攜台積電 推動埃米級設計
2025/05/15 11:43
【時報記者王逸芯台北報導】新思科技宣布與台積電(2330)持續進行密切合作，以便為台積
公司最先進的製程與先進封裝技術，提供健全的EDA與IP解決方案，並加速AI晶片的設計與3
D多晶粒設計的創新。
雙方的最新合作包括在台積電A16與N2P製程已認證的數位與類比流程中，提供Synopsys.a
i來提升設計生產力並進行優化；以及初步開發針對台積電A14製程的EDA流程。新思科技與台
積電還針對全新發表的台積電N3C技術展開工具認證，並以已上市的N3P設計解決方案為基礎
，取得更大突破。為加速超高密度3D堆疊技術的應用，新思科技的3DIC Compiler平台已取得
台積電認證，支援3Dblox並使用5.5倍光罩中介層尺寸，助力強化台積電的CoWoS技術。
新思科技也提供全面的、通過矽認證的IP解決方案，協助設計人員在台積電先進製程上實
現高效能與低功耗，並加快次世代設計的整合。新思科技策略與產品管理資深副總裁Sanjay
Bali表示:「我們與台積電針對最先進的製程技術，提供優化的EDA與IP解決方案，協助半導
體產業加速創新步伐。雙方將繼續合作，為未來的解決方案奠定基礎，幫助工程師推動科技
的進步，並更快實現市場上的創新產品」。
台積電先進技術業務開發處資深處長袁立本也表示：「實現高品質的先進SoC設計與快速上
市，是台積電與新思科技長期合作的基石。與新思科技等開放創新平台（OIP）生態系合作夥
伴的密切合作，將幫助雙方共同客戶達成或超越他們在台積電先進製程上的設計目標」。
在台積電的埃米級製程設計中，新思科技的類比與數位流程已獲得台積電A16與N2P的認證
，能提供更優化的設計品質並加速類比設計的遷移。新思科技的Fusion Compiler進一步提升
了台積電N2P設計的效能，並針對A16與N2P節點提供了高效能的設計優化。此外，新思科技的
IC Validator簽核實體驗證解決方案，包括設計規則檢查（DRC）和電路佈局驗證（LVS），
也已取得A16與N2P製程的認證。該解決方案能有效處理台積電N2P的靜電放電（ESD）驗證，
並強化其高容量彈性架構，進一步支持3Dblox標準的3DIC解決方案認證。
新思科技的3DIC Compiler支援台積電的CoWoS技術，突破性地實現了5.5倍光罩中介層尺寸
，並在客戶設計中獲得實際驗證，推動先進封裝技術的應用。這一合作加速了晶圓堆疊（wa
fer-on-wafer）與晶片晶圓堆疊（chip-on-wafer）等高效能運算與AI晶片的設計，滿足嚴苛
的運算效能需求。
