《半導體》M31攜Ambiq攻Edge AI！N12e超低功耗IP亮相、漏電省50%
2026/09/24 10:53
【時報記者王逸芯台北報導】M31(6631)與超低功耗邊緣AI半導體業者Ambiq於台積電(2330)
北美開放創新平台論壇（TSMC North America OIP Forum）宣布，雙方合作開發一套基於台
積公司N12e製程的超低功耗Foundation IP（基礎IP）解決方案，整合最佳化SPSRAM記憶體編
譯器，以及針對Ambiq平台需求共同開發的超低漏電標準元件庫，鎖定AIoT、穿戴式裝置及其
他常時運作（Always-on）邊緣應用。
隨著SoC持續導入常時運作與嵌入式智慧功能，終端裝置對功耗要求日益嚴苛，同時晶片面
積與開發時程也受到更大限制。此次方案採用台積公司N12e製程，目標在兼顧能源效率與運
算效能下，提供可快速整合的Foundation IP，加速AIoT與邊緣運算應用導入。
此次Foundation IP包含台積公司N12e ULL（超低漏電）SPSRAM記憶體編譯器，在極低漏電
條件下兼顧高密度、高效能及面積最佳化，並整合備援機制、電源閘控及內建自我測試等低
功耗功能。
M31指出，該編譯器透過電路設計與實體布局協同最佳化，可在相同記憶體巨集面積下，同
時支援高效能與超低功耗兩種操作模式。在低功耗模式下，雙電源軌架構可在近臨界電壓周
邊電壓條件下，達到接近500MHz運作頻率；VCCA資料保留模式下，漏電則可控制在bit-cell
總保留漏電（Total bit-cell retention leakage）的約1.05至1.1倍。目前初步導入的記憶
體實例已展現PPA成效，完整編譯器仍持續開發中。
標準元件庫方面，M31針對Ambiq平台需求開發台積電N12e標準元件庫，透過雙方設計層級
協作，結合Ambiq的cascade-style低功耗方法，以及M31在電路與實體布局上的設計，漏電功
耗約可降低50%。
M31表示，此套Foundation IP鎖定新一代常時感測與邊緣智慧應用，可協助客戶縮短設計
週期與上市時程，同時透過超低漏電設計提升能源效率，並藉由縮小晶片面積、降低重新設
計成本，提高整體成本效益。
Ambiq創辦人暨技術長Scott Hanson表示，隨著邊緣裝置承載愈來愈複雜的AI工作負載，能
源效率必須從SoC基礎元件開始著手；此次與M31合作，將雙方低功耗設計技術結合，為Ambi
q採用台積公司N12e製程的次世代核心平台提供技術基礎。
M31副總經理Jayanta Lahiri表示，客戶在追求更高能效與更小晶片面積的同時，仍須兼顧
運算效能與即時反應。此次結合高效率記憶體編譯器，以及針對Ambiq平台共同最佳化的N12
e標準元件庫，可協助客戶達成更具挑戰性的PPA目標。
M31後續將持續在先進製程擴充低功耗IP產品組合，並與生態系夥伴合作，鎖定高效能、低
漏電需求，搶攻下一波Edge AI應用商機。
